PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-187074

(43)Date of publication of application: 08.07.1994

(51)Int.CI.

GO6F 1/32

(21)Application number: 05-172130 (22)Date of filing:

21.06.1993

(71)Applicant: INTEL CORP (72)Inventor: LEAK DAVID A

(30)Priority


Priority date: 19.06.1992 Priority number : 92 901565

Priority country: US

(54) METHOD AND DEVICE FOR SAVING POWER CONSUMPTION

(57)Abstract:

PURPOSE: To save the power consumption of a memory device by detecting address transition and enabling/disabling the access circuit, the sense-amplifier circuit and the output buffer circuit of a memory array. CONSTITUTION: A memory access logical circuit 22 decodes the transition of an address, accesses to a memory cell in the memory array 20 and latches a logical bit sensed by the sense-amplifier circuit SA to process the address. After then, a circuit 24 for the detection of address transition and power consumption disables a circuit for processing new data with respect to new address transition. In addition, in order to save the power consumption of DC until the detection of next address transition with respect to a sense-amplifier latch circuit SAL, the circuit 24 for the detection of address transition and power consumption disables the sense-amplifier circuit SA, drain bias circuits DB and 26.



LEGAL STATUS

[Date of request for examination]

16 03 2000

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平6-187074

(43)公開日 平成6年(1994)7月8日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FI			技術表示箇所
G06F	1/32		7165-5B	G 0 6 F	1/ 00	3 3 2	E


家本語求 未請求 請求項の数2(全 6 百

		審査請求 未請求 請求項の数 2(全 6 頁)
(21)出願番号	特顧平5-172130	(71)出顧人 591003943 インテル・コーポレーション
(22)出顧日	平成5年(1993)6月21日	アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ
(31)優先権主張番号	901565	ブーレバード・2200
(32)優先日	1992年 6 月19日	(72)発明者 デビッド・エイ・リーク
(33)優先権主張国	米国(US)	アメリカ合衆国 95670 カリフォルニア
		州・ランチョ コルドヴァ・ラダット サ ークル・2352
		(74)代理人 弁理士 山川 政樹

(54) 【発明の名称 】 電力消費を節減する方法および装置 (57) 【要約】

【目的】 コンピュータの消費電力を節約する。

【構成】 電力消費の節減をするために、デバイスにおけるアドレス変移の検出を用いる方法および装置。アドレス・バストでのアドレスの運移を検出する。アドレス 運移の検出回路によれば、新規なアドレスの運移に対する新規なデータを処理するための回路が可能化される。そして、次のアドレス運移の検出がなされるまでは直流電力の消費を節減するために、アドレス運移の検出および電力節減回路によって不可能にされる。



【特許請求の範囲】

【請求項1】 コンピュータ・システムにおけるデバイスの電力消費を節減するための方法であって、

アドレス・パスのアドレスの遷移を検出し、 そのアドレス遷移に対応するアドレスおよびデータの処 理をする回路を可能化し、

そのアドレス遷移に対応するアドレスおよびデータを処 珊!..

理し、 そのアドレス遷移に対応するアドレスおよびデータの処

そのアドレス遷移に対応するアドレスおよびデータの処理をする回路を不可能化すること、

を備えている電力消費を節減する方法。

【請求項2】 コンピュータ・システムにおけるデバイスの電力消費を節減する装置において、

アドレス・バスのアドレスの遷移を検出するための手 及、

そのアドレス遷移に対応するアドレスおよびデータの処理をする回路を可能化する手段、

そのアドレス遷移に対応するアドレスおよびデータの処 理をする手段、

そのアドレス遷移に対応するアドレスおよびデータの処 理をする回路を不可能化する手段、

を備えた電力消費を節減する装置。

【発明の詳細な説明】

[0001]

【産業上の利用分析】この発明は、コンピュータ・システム・アーキテクチュアおよび集積回路デバイスに関するものである。より詳細にいえば、この発明は、コンピュータ・システムにおけるデバイスの電力消費を最小限にすることに関するものである。

[0002]

【従来の技術】コンピュータ・システムにおけるデバイスは、アドレス・バスを通して送信されるアドレス信 号、および、データ・バスを通して送信されるアドレス信 号を用いて適信のために給合されることが多い。アドレ ス・バスおよびデータ・バスを介する通信のために結合 されたデバイスに典型的に含まれているものは、アドレ ス・バスを介してアドレスを受信するための回路、その アドレスに応答する回路、および、データ・バスを介し てデータを送信するための回路である。

【0003】例えば、典型的なメモリ・デバイスではア ドレス・バスを介してアドレスを受け入れ、これに次い で、データを書積する内部メモリ・アレイへアクセスす る。このメモリ・デバイスに典型的に含まれているもの は、メモリ・アレイをアクセスをするための回路、メモ リ・アレイの内容をセンスするための回路、および、デ ータ・バスを介してメモリ・アレイからデータを伝送す るための回路できる。

【0004】不都合なことに、アドレス・バスを介して アドレスを受け入れるための、そのアドレスに応答する ための、そして、データ・バスを介してデータを伝送す るためのデバイスの回路は、典型的には、使用されないときでも一定の直流電流が流れるものである。例えば典型的なメモリ・デバイスにおいては、メモリ・アレイをアクセスするための、そのメモリ・アレイの内容をセンスするための、そして、データ・バスを介してメモリ・アレイからデータを伝送するための回路は、アドレス・バス上のアドレス変移の間に直流電流が膨れるものである。その結果としてそのデバイスは過度の直流電流を消費し、このためにシステムは過度の電力を消費することになる。

【0005】ある種のこれまでのデバイスは、電力の消費を節減するスタンパイ・モードを有している。このようなデバイスは、CPUに対して、そのデバイスが必要とされないときにスタンパイ・モードへの切り替えを要求する。ないで、デバイスが必要になったときには、アリによってノーマル・モードに戻るように切り替えられる。しかしながら、このスタンパイ・モードは、通常のシステムの操作におけるアクセスの間のデバイスのストムの操作におけるアクセスの間のデバイスのストードを切り替えるために必要とされるオーバヘッドは、そのデバイスに対するスループットを著しく減少させるものである。

[0006]

【発明の概要および目的】この発明の一つの目的は、コンピュータ・システムにおけるデバイスの電力消費を節減することにある。

【0007】この発明の別の目的は、コンピュータ・システムにおいてアドレス・パスに結合されたデパイスの ノーマル動作の間に、その電力消費を節被することにある。

【0008】この発明の別の目的は、アドレス・バスを 介して検出されたアドレスの遷移に従って、ある一つの デバイス内の回路を選択的に可能化し、また、不可能化 することにある。

【0009】この発明の別の目的は、アドレス遷移を検 出して、メモリ・アレイのアクセス回路、センス・アン ブ回路および出力パッファ回路を可能化および不可能化 することにより、メモリ・デバイスの電力消費を節練す ることにより、メモリ・デバイスの電力消費を節練す ることにある。

【0010】この発明の更に別の目的は、検出されたア ドレスの遷移に従って不使用の回路を選択的に可能化お よび不可能化することにより、システムのパッテリ寿命 を増大させることにある。

[0011] この発明のこれらの目的および他の目的は、電力消費を節減するようにアドレス遷移の検出を用いる方法および装置によって付与されるものである。デバイスのアドレス遷移の検出および電力消費の回路は、アドレス・バスのアドレスの遷移を検出する、アドレスの運移の検出回路によれば、アドレスの運移を処理するための回路が可能化される。ある一つのメモリ・デバイス

のアドレス選移のための新規なデータを処理する所定の 回路を構成するものは、センス・アンプ回路、ドレイン ・バイアス回路およびドレイン・バイアス基準回路であ る。ある一つのメモリ・デバイスは、アドレスの遷移を デコードし、メモリ・アレイにおけるメモリ・セルをを プコードし、メモリ・アレイにおけるメモリ・セルをを 理ビットをラッチすることによりアドレスを処理する。 その後で、アドレス遷移の放出および電力消費の回路に より、新規なアドレスの遷移と対する新規なデータを処理 理するための回路が不可能化される。ある一つのメモリ ・デバイスに対して、次のアドレスの運移が検出される まで直流の型消費を踏抜すたうに、アドレス遷移の 検出および電力消費の回路により、センス・アンプ回 路、ドレイン・バイアス 某種回路が不可能化される。

【0012】この発明の別の目的、特徴および利点については、添付の図面および以下の詳細な説明から明かにされよう。

【0013】この発明の説明は添付された図のものを例 としてなされているが、これに限定されるものではな い。なお、図における参照記号は同一または類似のもの を指示するものである。

【実施例】図1は、パス14を介してメモリ・デバイス

[0014]

スにされている。

12との通信のために結合されたCPUIOを示すプロク関である。パス14を構成するものは、アドレス・ライン、データ・ラインはよび制御信号ラインである。パス14で装されるものは、コンピュータ・システムの 実期での通信のために用いられる多様なパスである。【0015】メモリ・デバイス12にはパス14のアドレス部分16が結合されており、これを介してアドレスを買け入れるようにされている。メモリ・デバイス12にはパス14のデータ部分18が結合されている。メモリ・デバイス12にはパス14のデータ部分18が結合されている。メモリ・デバイス12にはパス14のデータを伝送するようにされている。メモリ・デバイス12にはパス14のコントロール解り 図示されない)も結合されており、これを介して制御信号を伝送するようにされている。一つの実施例に対しては、スリメモリ・デゲイス12にプランシュ・メモ・デバイス12にプランシュ・メモ・デバイス12にプランシュ・メモ・デバイス12にプランシュ・メモ・デバイス12にプランシュ・メモ・デバイ

【0016】図2は、一つの実施例に対するメモリ・デ ベイス12の回路要素を例示するブロック回である。メ モリ・アクセス論理回路22にはバス14のアドレス部 分16が結合されており、これを介してアドレスを受け 入れるようにされている。このメモリ・アクエな論理回 路22によれば、受け入れられたアドレスのデコードが なされ、アクセス信号が3年とれる、アクセスにサーアレイ ・アクセス信号が3年とれる。

【0017】メモリ・アレイ20には、フラッシュ・メ モリ・デバイス12のためのメモリ・セルが含まれてい る。メモリ・アレイ20にはアクセス信号パス30が結 合されており、これを介してメモリ・アレイ・アクセス 信号を受け入れるようにされている。そのメモリ・アレ イ・アクセス信号によてメモリ・アレイ20で選択され たメモリ・セルがピット・ラインのセットに結合するよ うにされる。一つの実施例では、メモリ・アレイ20に は4メガバイトのデーカが保持されている。

【0018】メモリ・アレイ20のそれぞれのビット・ ラインの出力は、ドレイン・バイアス回路 (DB)、セ ンス・アンブ回路 (SA)、センス・アンブ・ラッチ回 路 (SAL)、および、出力パッファ回路 (OB)を介 する伝送のために結合されている。

【0019】例えば、メモリ・アレイ20のピット・ラインの出力40は、DB050、SA051、SAL052、および OB054を介する伝送のために結合されている。同様にして、メモリ・アレイ20のピット・ラインの出力41は、DB1、SA1、SAL1、および OB1を介する伝送のために結合されており、また、メモリ・アレイ20のピット・ラインの出力42は、DBn、SAn、SALn、および OBnを介する伝送のために結合されており、ま・メージ・アレイ20のピット・ラインの出力42は、DBn、SAn、SALn、および OBnを介する伝送のために結合されている。一つの実施例では、メモリ・アレイ20のピット・ラインの出力は16個の出力から構成されている。

【0020】複数の DB、複数の SA、複数の SA L、および複数の OB の機能は実質的に同様なもので あり、以下の説明は DB0 50、SA0 51、SAL0 52、および OB0 54 を例としてなされる。

【0021】DB050はピット・ライン出力40に接続されたメモリ・アレイ20のメモリ・セルのドレイン・パイアス配圧レベルを制御する。このDB050はモリ・セルに対するドレイン・パイアス配圧レベルが高いレベルに達することがなく、また、眩メモリ・セルの幽珠状態が反転するのを確実にすることである。DB050はDB050が可能化されたときに直流電流が流れるトランジスタ・パイアス回路を含んでいる。このDB050は、個号ライン33を介してドレイン・パイアス基準信号を受信する。

【0022】ドレイン・バイアス基準信号33は、ドレイン・バイアス基準回路(DBR)26によって発生される。このドレイン・バイアス基準同号33はDB050により使用されて、メモリ・アレイ20をアクセスするために、ピット・ライン40に結合されたメモリ・セルのドレイン・バイアス電圧レベルをセットする。DR26に10日R26に対応されたときに直流配流が流れるトランジスタ・バイアス回路を備えている。

[0023] DB050は、ビット・ラインの出力40 に結合されているメモリ・セルによって渡される電流を SA0〜流す、このSA051は、ビット・ライン40 の電圧を基準電圧と比較して、ビット・ライン40に結 合されているメモリ・セルの論理状態を決定する。S0 051はSA051が可能化されたときに直流電流を流 すトランジスタ・バイアス回路を備えている。

【0024】SAL0 52は、SA0 51からのデータをラッチする。OB0 54はパス14のデータ部分18 を介する伝送のために、ピット・ラインの出力40上の データ・ピットをパッファする。

【0025】アドレス遷移の検出および電力節減回路

(ATD & POWER) 24は、パス14のアドレス 部分16を介してアドレスを受け入れるように結合され でいる。ATD & POWER24は、パス14のアド レス部分16を介してアドレスの遷移を検出し、また、 メモリ・デバイス12による電力消費を節減する回路を 可能化し、不可能化する制度科を発生する。

【0026】ATD&POWER24は備号ライン3 1ヘドレイン・バイアス可能化(DBEN)信号を発生 する。この信号ライン31は、DBR26およびドレイ ン・バイアス回路(DB0-DBn)にその信号を伝送す るために結合されている。DBEN信号31の高い論理 状態により、DBR26および DB0-DBn 内のトランジスタ・バイアス回路がオンにスイッテされる。DB EN信号31の低い論理状態によって、DBR26およ び DB0-DBn 内のトランジスタ・バイアス回路がオ フにスイッテされる。

【0027】ATD & POWER24は借号ライン3 4へセンス・アンプ可能化(SAEN)信号を発生する。この信号ライン34はセンス・アンプ回路SA0-SAnに対する伝送のために結合されている。SAEN 信号34の高い論理状態により、センス・アンプ回路 SAO-SAn内のトランジスタ回路がオンにスイッチ される。そして、SAEN信号34の高い論理状態に よって、センス・アンプ回路SA0-SAn内のトランジスタ回路をオンにアイッチ

【0028】ATD & POWER24は、信号ライン 35ペセンス・アンプ・ラッチ可能化(SALEN)信 身を発生する。この信号ライン35は、センス・アンプ ・ラッチ回路 SAL0-SALnに対する伝送のために 結合されている。この SALEN信号35は、センス ・アンプ・ラッチ回路SAL0-SALnにセンス・アン プ回路SAU-SAnの出力をラッチさせる。

[0029] 図3には、ATD & POWER24の一 つの実施例が示されている。このATD & POWER 24は、アドレス遷移の検性回路(ATD) 6 4および 論理ゲート70-73によって構成されている。このA TD64は、SALEN値移35、ATD_MP信号6 1およびATD PWR信号60を発生する。

【0030】ATD64は、バス14のアドレス部分1 6の各アドレス信号に対するアドレスの画移を検出し、 運移を検出したときはいつでも一つのパルスを発生す る。ATD_MP信号61は、アドレス信号に対して発 生されたATDパルスの加算である。ATD_PWR信 号60は、センス・アンプの電力節級のために用いられ ぁ.

【0031】SAEN情号34はNORゲート70によ て発生される。このNORゲート70に対する入力 は、インバータ71を通して反転されたSALEN情号 35およびATD_PWR情号60である。SALEN 個号35およびATD_MP信号61は、NORゲート 72に対する入力である。NORゲート72の出力は、 インバータ73により反転されて、DBEN信号31を 発生する。

[0032] 図4に例示されているタイミング図は、デバス12の回路要素の電力節酸のためのものである。 ATD & POWER24は、パス14のアドレス部分16のアドレス遷移を検出して、回路要素を選択的に可能化し、不可能化する信号を発生し、メモリ・アレイ20からのデータをラッチする。受信されたアドレス信号(ADDR)および伝送されたデータ(DATA)が、ATD_MP信号61、SALEN信号35、ATD_PWR信号60、DBEN信号31およびSAEN信号34とともに示されている。

【0033】時点1においては、バス14のアドレス部 分16を介して受け入れられたADDR信号のアドレス の遷移が、ATD64によって検出される。これに応じ て、時点2においては、ATD64がATD_MP信号 61の低から高への遷移を発生する。このATD_MP 信号61の低から高への遷移のために、時点3において は、SALEN信号35、ATD_PWR信号60およ びDBEN信号31の低から高への遷移がなされる。 【0034】DBEN信号31の高い論理状態により、 DBR26およびドレイン・バイアス回路DB0-DBn が可能化する。このDBEN信号31の高い論理状態に より、ドレイン・バイアス基準信号33を発生するDB R26内のトランジスタ・バイアス回路をオンにスイッ チする。また、DBEN信号31の高い論理状態によ り、ドレイン・バイアス回路DB0-DBn内のトランジ スタ・バイアス回路もオンにスイッチされて、アクセス されているメモリ・アレイ20のメモリ・セルに対する ドレイン・バイアス電圧レベルがセットされる。 【0035】時点4においては、ATD_PWR信号6 0の高から低への遷移がATD64によって発生され て、センス・アンプ回路SA0-SAnが可能化する。こ のATD_PWR信号60の高から低への遷移のため に、時点5において、SAEN信号34が低から高に遜 移する。このSAEN信号34の高い論理状態のため に、センス・アンプ回路SA0-SAn が可能化する。 【0036】その後の時点6においては、出力バッファ 回路OB0-OBnがパス14のデータ部分18を介して アクセスされたメモリ・セルからのデータ (DATA) を伝送する。時点7においては、ATD & POWER 24がSALEN信号35の高から低への遷移を発生さ せ、センス・アンプ・ラッチ回路SAL0-SALnにセ

レス・アンブ回路SAOーSAnの出力をラッチさせる。 【0037] 時点8においては、ドレイン・パイアス回路が、ATD & POWER24によって不可能化される。さらにDBR26およびドレイン・パイアス回路DBOーDBnを不可能化される。カイアス 本である。カロスでは、ATD & POWER24によって発生される。DBEN信号31の低い倫理状態により、DBR26例のトランジスタ・パイアス回路およびドレイン・パイアス回路DBOーDBnがオフにスイッチされて直流電流の流れを減少し、これによって電力の消費を節減

【0038】また、この時点8においては、センス・アンプ国路もATD & POWER24はよって不可能化される。ATD & POWER24はセンス・アンプ国路SAOーSAnを不可能にするSAEN信号34の底から低への運移を発生する。SAEN信号34の底から縦は、センス・アンプ国路SAOーSAn約のトランジスタ・バイアス回路をオフに切り替えて直旋機能の流れを繰り、これによって個人の調整を輸送する。

する.

【0039】その後で、センス・アンプ・ラッチ回路S ALO-SALnは、出力パッファ回路OBO-OBnによ 出力に対するデータの保持する。ドレイン・パイアス 回路DBR26とDBO-DBn、および、センス・アン プ回路SAO-SAnは不可能化の状態に留まり、ATD & POWER24によって次のアドレスの遷移が検出 されるまで、電力の消費を節減する。

【0040】これまでの詳細な説明においては、この発

明はその特定の例解的な実施的に関して説明された。し かしながら、ここで明かであろうことは、孫配された特 許耐水の範囲において開示されているように、この発明 のより広範と特特および範囲から逸脱することなく、程 への修正および変更を施すことは可能である。従って、 この発明に関する明細書の記載および添付恒面の配載 は、限定的な意味ではなく、例示的なものとして考慮さ れるべきである。

【図面の簡単な説明】

【図1】バスを介してメモリ・デバイスとの通信のため に結合されたCPUを示すプロック図である。


[図2] メモリ・デバイスの回路要素を供示するブロック図であって、メモリ・アレイ、ドレイン・バイアス回路およびドレイン・バイアス基準回路、センス・アンプ回路、出力パッファ回路、アドレス・デコード回路、および、アドレス連絡の検出および電力節練回路。を含むようにされている。


[図3] ある一つの実施例のためのアドレス悪移の検出 および電力節級回路を例示するものであり、アドレス運 移の検出回路および論理グートから構成されている。 [図4] メモリ・デバイスによる電力節級のための、あ る一つの実施例に対するアドレス遷移の検出および電力 節級回路によって発生される得今のためのタイミング例


示図である。 【符号の説明】

10--CPU、12--メモリ・デバイス、14--バス、16--アドレス部分、18--データ部分、









【図4】

